Terwijl de industrie debatteert over de vraag of 2nm-schaling nog steeds haalbaar is, is er een meer kritische verschuiving gaande: zelfs als we transistors verder kunnen verkleinen, verbeteren de prestaties en efficiëntie niet langer automatisch.Nergens is dit meer waar dan bij SRAM, ooit het meest gestandaardiseerde en stabiele blok in chips.
Naarmate SRAM-arrays groter worden en bitlijnen zich uitbreiden, ontstaan er ernstige problemen: toenemende RC-vertraging, schrijffouten aan de verre kant en een hoger stroomverbruik.SRAM is niet langer een eenvoudige geheugencel; het is een belangrijkste knelpunt dat bepaalt of geavanceerde chips betrouwbaar kunnen werken.
De echte doorbraak bij 2 nm is niet alleen een hogere dichtheid.Het is het besef dat SRAM moet evolueren van een probleem op apparaatniveau naar een probleem op apparaatniveau ontwerpuitdaging op systeemniveau, opgelost door proces-, circuit- en lay-outinnovaties te combineren.
Kernboodschap
Bij het 2nm-knooppunt stopt SRAM volgende schaalvergroting van processen.Het betreedt een tijdperk van DTCO (co-optimalisatie van ontwerptechnologie) om tegelijkertijd knelpunten in dichtheid, vermogen en bandbreedte te doorbreken.
SRAM: het moeilijkste schaalblok in geavanceerde processen
De schaalvergroting van SRAM is sterk vertraagd en wijkt af van de lineaire logische schaalvergroting.Voortdurende verbetering vereist nu een diepgaande co-optimalisatie tussen proces en ontwerp.
Op 2nm en hoger kan SRAM niet zomaar mee krimpen met het proces moet van de grond af opnieuw worden ontworpen.
Technologiebuiging: Nanosheet op 2 nm
Het 2nm-tijdperk brengt een structurele verschuiving in transistors met zich mee:
- Overgang: FinFET → Nanosheet (GAA)
- Hogere Ion/Ioff-verhouding (sterkere lees-/schrijfmogelijkheden)
- Lagere lekkage
- Betere kortekanaalcontrole
Resultaat: Elke bitlijn kan bijna twee keer zoveel cellen ondersteunen, wat een grote dichtheidsverbetering oplevert.
Kernconflict: dichtheidswinst versus signaalverslechtering
Een hogere dichtheid creëert nieuwe problemen:
- Langere bitlijnen → grotere RC-vertraging
- Verslechterd schrijfvermogen bij verre cellen
- NBL-prestaties aan het verre einde zijn veel zwakker dan aan het nabije einde
Grotere arrays brengen geen pure winst met zich mee; ze introduceren signaalvervorming en betrouwbaarheidsrisico's.
Oplossingen: SRAM-innovatie op systeemniveau
Moderne SRAM vertrouwt op een volledige reeks circuit- en lay-outinnovaties om fysieke grenzen te overwinnen:
1. FE-schrijfassistentie
Dubbelzijdige aandrijving en metalen koppeling herstellen de schrijfprestaties van veraf naar nabije niveaus.
2. FE-voorlader
Versnelt het opladen van bitlijnen om snelheidsknelpunten door lange bitlijnen op te lossen.
3. Compacte lay-out
De 2bit-3row-configuratie verbetert de efficiëntie en dichtheid van de array, die verder gaat dan apparaatschaling.
4. Dubbelgepompte SRAM
Maakt 1 keer lezen + 1 schrijven per cyclus mogelijk, waardoor de bandbreedte wordt vergroot zonder ruimteverlies (vs. 8T SRAM).
5. Dubbele tracking
Dynamische optimalisatie van de spanningsmarge verhoogt de frequentie met 6% en verlaagt het vermogen met 11%.
Eindresultaten: dichtheid, efficiëntie en bandbreedte allemaal verbeterd
2nm Nanosheet SRAM bereikt baanbrekende statistieken:
- Dichtheid: 38,1 Mb/mm²
- Vmin-verbetering: >300mV
- Frequentie: 4,2 GHz @ 1,05 V
- Efficiëntie: ~1,19× versus 3nm SRAM
SRAM evolueert nu om aan de eisen van te voldoen AI- en HPC-architecturen.
Implicaties voor de industrie
De concurrentie op het gebied van geavanceerde halfgeleiders is veranderd:
- Van transistorprestaties → geheugen + interconnect + systeemontwerpmogelijkheden
- SRAM is de verborgen determinant van AI-chipprestaties en efficiëntie
Conclusie
In het 2nm-tijdperk komt de vooruitgang van SRAM niet langer voort uit krimpende afmetingen.Het komt van co-optimalisatie van apparaatcircuitlay-out (DTCO), waarbij methoden op systeemniveau worden gebruikt om fysieke grenzen te verleggen.
SRAM volgt niet langer alleen geavanceerde processen, dat is het ook het herdefiniëren van de waarde van geavanceerde processen voor AI en high-performance computing.