Ruim een halve eeuw lang groeide de halfgeleiderindustrie door één simpele regel te volgen: maak transistors kleiner.Het verkleinen van de featuregroottes leverde hogere prestaties, een lager vermogen en lagere kosten per transistor op.Maar vandaag heeft dit pad zijn fysieke en economische limiet bereikt.Het tijdperk van pure schaalvergroting is voorbij en er breekt een nieuw tijdperk aan structurele innovatie en 3D-integratie is begonnen.

De transistor zelf ondergaat een complete architectonische revolutie.Van vlakke MOSFET tot FinFET, van GAA-nanosheet tot CFET-stapeling, elke stap vertegenwoordigt een verschuiving van krimpen naar het opnieuw opbouwen van de transistor in drie dimensies.Dit is niet slechts een stapsgewijze verbetering; het is een complete herdefinitie van de manier waarop chips prestaties leveren.

De vier generaties transistorarchitectuur

1. Planaire transistor (traditioneel 2D)
De klassieke platte structuur, waarbij de poort het kanaal van bovenaf bestuurt.Het domineerde vanaf het begin tot 40 nm en 28 nm.Naarmate de afmetingen verder kleiner werden, werden lekstroom en elektrostatische controle onoplosbare problemen.

2. FinFET (3D-poortbesturing)
Het kanaal wordt een verticale “vin”, waarbij de poort zich rond drie zijden wikkelt.Dit verbetert de elektrostatische controle drastisch, vermindert lekkage en maakt het mogelijk om terug te schalen naar 7 nm, 5 nm en zelfs 3 nm.FinFET werd de basis van het moderne tijdperk van krachtige chips.

3. GAA-nanoblad (Gate-All-Around)
Op 2nm en lager bereikt FinFET zijn limiet.GAA vervangt de vin door gestapelde horizontale nanodraden of platen, volledig omgeven door de poort.Het levert betere controle, lager vermogen en hogere aandrijfstroom.GAA is nu de mainstream-structuur voor chips van de 2nm-klasse bij TSMC, Samsung en Intel.

4. CFET (complementaire FET)
De volgende grens: NMOS en PMOS verticaal stapelen.CFET verpakt twee transistors in de voetafdruk van één, waardoor het oppervlak drastisch wordt verkleind en de dichtheid wordt verbeterd.Het is het ultieme evolutionaire einde van transistorschaling voordat echte 3D-systeemintegratie het overneemt.

Waarom alleen schalen niet langer werkt

• Proceskosten stijgen exponentieel bij elk nieuw knooppunt
• Kwantumlekken en fysieke beperkingen verscherpen de grenzen
• Interconnect-vertraging en energieverbruik overtreffen de transistorsnelheid
• Grote monolithische chips hebben te kampen met een lage opbrengst en hoge kosten

De industrie heeft zich gerealiseerd: de prestaties komen niet langer van kleinere transistors.Het komt van betere verbindingen, slimmere architectuur en verticale integratie.

Het nieuwe tijdperk: drie lagen van 3D-innovatie

De vooruitgang op het gebied van halfgeleiders wordt nu bepaald door drie dimensies van 3D-ontwerp:

• 3D-transistor: FinFET, GAA, CFET – verticale opbouw van de transistor
• 3D-apparaatstapelen: Geheugen op logica, hybride bonding, SRAM-stapeling
• 3D-systeemintegratie: Chiplet, 2.5D/3D-verpakking, op interposer gebaseerde integratie

Samen vormen zij de 3D×3D×3D tijdperk: de transistor, het apparaat en het systeem worden allemaal driedimensionaal.

DTCO: De nieuwe kerncompetentie

Naarmate de schaalvergroting eindigt, Co-optimalisatie van ontwerptechnologie (DTCO) wordt kritisch.Het betekent het vanaf het begin mede ontwerpen van de architectuur, de transistorstructuur, de metaalrouting en de verpakking.De sterkste bedrijven zijn niet langer slechts procesleiders; ze zijn integrators op systeemniveau.

Bekabelingsefficiëntie, stroomtoevoer, thermisch ontwerp en bandbreedtedichtheid bepalen nu de echte productprestaties.

AI is de ultieme drijvende kracht

AI en high-performance computing vereisen ongekende bandbreedte, energie-efficiëntie en dichtheid.Aan deze eisen kan niet worden voldaan door middel van traditionele schaalvergroting.Ze vereisen:

• Geheugen-compute-interconnect met ultrahoge bandbreedte
• Extreme energie-efficiëntie per operatie
• Enorm parallellisme en dichte integratie

AI heeft de hele industrie gedwongen om pure schaalvergroting achter zich te laten en volledige heterogene 3D-integratie te omarmen.

Conclusie: de toekomst is niet kleiner, maar hoger

Het tijdperk van krimpende transistors is aan het vervagen.De toekomst van halfgeleiders gaat niet over het kleiner maken van apparaten, maar over het bouwen van systemen hoger, dichter en intelligenter verbonden.

Van Planar tot FinFET, van GAA tot CFET, de transistor heeft zijn evolutie voltooid.De volgende strijd zal worden uitgevochten 3D-integratie, geavanceerde verpakking en ontwerp op systeemniveau.Dit is waar het volgende decennium van leiderschap op het gebied van halfgeleiders zal worden beslist.